



电子化工新材料产业联盟

简 报

2018年第11期

电子化工新材料产业联盟秘书处编印

地址:北京市朝阳区胜古中路2号院金基业大厦716室

电话:010-64476901/64498802

邮箱: cem@c-e-m.com

传真: 010-64455623

联盟网站: www.ecmr.org.cn

微信公众号: 电子化工新材料产业联盟

目 录

【联盟活动】

“集成电路材料生产应用示范平台研讨及工艺技术培训会”在常州召开

【行业要闻】

关东电化在中国设立生产据点

华星光电第一条11代线投产, 第二条11代线开工建设

多氟多获批设立“国家博士后科研工作站”

积极布局光刻胶领域, 广信材料与台湾广至携手开发新产品线

【发展动态】

2018年1-10月我国集成电路进口情况

【产业分析】

Bulk CMOS/FD-SOI/FinFET 22nm工艺大战在即, 代工厂如何站队

【联盟活动】

“集成电路材料生产应用示范平台研讨及工艺技术培训会”在常州召开

集成电路材料生产应用示范平台作为国家新材料生产应用示范平台建设项目三大建设平台之一，其实施目标是实现材料与终端产品同步设计、系统验证、批量应用等协同联动。为建设好集成电路材料生产应用示范平台，推动电子材料企业对集成电路高端制造、品质保证、原材料应用和评估体系的深入了解，突破关键领域新材料共性应用技术，由中国电子材料行业协会、电子化工新材料产业联盟共同主办，常州强力电子新材料股份有限公司协办的“集成电路材料生产应用示范平台研讨及工艺技术培训会”于2018年12月1日在江苏常州成功召开。会议特别邀请了工信部原材料司石化处副调研员罗其明出席并发表重要讲话。同时，会议还邀请了中芯国际北方集成电路创新中心总经理康劲、无锡华润上华科技有限公司副总经理苏巍、中芯国际北方集成电路创新中心经理刘庆修担任培训嘉宾。中国电子材料行业协会高级顾问袁桐，中国电子材料行业协会常务副秘书长、电子化工新材料产业联盟秘书长鲁瑾，常州强力电子新材料股份有限公司董事长钱晓春、总经理李军，中船重工718所、苏州晶瑞、上海新阳、安集微电子、湖北兴福、广东华特、中巨芯、湖北鼎龙等相关企业代表共计逾120人参加了此次培训会。



会议由中国电子材料行业协会鲁瑾常务副秘书长主持。工信部原材料司石化处罗其明副调研员首先致辞。他强调，目前国内集成电路的进口量已经超过原油，而制约集成电路进步的关键在于材料，因此，工信部一直非常重视集成电路材料的发展，集成电路材料无论是在整个国家大的战略，还是在新材料领域都越来越受到领导的重视。尤其是从 2015 年开始，工信部每年都会重点关注集成电路材料，特别是电子化学品的发展。

他指出，从政策方面，2018 年工信部列了集成电路材料生产应用示范平台建设项目，由中芯国际牵头，十六家材料企业参与申报，并已中标公示。另外，从 2017 年开始，制定了重点新材料首批次应用保险补偿机制，旨在运用市场化手段，对新材料应用示范的风险控制和分担作出制度性安排，突破新材料应用的初期市场瓶颈，激活和释放下游行业对新材料产品的有效需求。

同时，他也认为，目前集成电路材料行业仍有很多不足，特别是高端产品与国际先进差距明显，仍需努力。另外，材料企业生产的材料进入下游门槛较高，验证周期长，很大程度上因为国内材料企业民营企业居多、规模偏小、产品较单一，而下游企业往往希望同产品种类丰富、规模大、质量稳定的企业进行合作。针对目前行业存在的问题，他希望，将平台建设好，并发挥作用。罗其明副调研员并强调，今后希望通过联盟将制定的各种政策宣贯下去，充分发挥好电子化工新材料产业联盟的平台作用，以促进产业更好更快的发展。

中芯国际北方集成电路创新中心总经理康劲在会上做了《材料生产应用示范平台方案及建设思路》的报告。作为“集成电路工艺用材料生产应用示范平台”的项目负责人，康劲指出，项目属于 2018 年工业转型升级（中国制造 2025）资金（部门预算）——国家新材料生产应用示范平台建设项目三大项目之一，建设周期是从 2018 年 7 月到 2021 年 6 月。平台的建设是依托中芯国际大生产线及创新中心中试线，建设集成电路产业链发展应用示范平台，即：建设集成电路大生产线大数据应用系统、集成电路材料国产化联合开发和测试验证平台；与政府、产业基金、科研院所合作，共同建设国产化标准认证、科技创新投资孵化、国产化人才培养三大支持体系。旨在实现三大目标：①缓解并逐步解决集成电路材料领域“卡脖子”问题，支撑集成电路产业国产化替代、自主可控等目标的实现；②促进集成电路产业链协同发展，建立产学研协同机制，助力集成电路制造上下

游企业发展；③协助大生产线提升供应链安全并实现成本降低。

他强调，平台主要有四大功用。人才方面，在项目期内，根据工作开展情况，在联合体的各成员企业内建立一支稳定的材料测试、考核、应用的专业团队。IP方面，建立自主知识产权，建立相关行业级的产品标准与设计规范。应用方面，在项目期内，根据验证清单内容，系统性解决“集成电路工艺用材料及零部件”的生产和应用；在项目期内，对通过生产工艺验证和考核并完成客户认证流程的国产材料实现采购，并投入实际生产应用。服务方面，通过集成电路制造企业与国内材料企业紧密合作，建成集成电路工艺用材料生产应用数据库，具备多种材料零部件的系统应用指导能力；每年向成员单位以外的相关单位提供商业化应用测试服务。

同时他也指出，该平台不会局限于现阶段的联合企业，还会根据国内材料企业发展现状不断吸纳新的材料企业进入并对其材料进行验证以及产业化应用；另外，平台建设可以择机启动平台二期等接续项目，持续推动集成电路材料国产化率进一步提升。

针对当前国内集成电路产业发展的瓶颈，康劲指出，国内集成电路产业链发展整体仍不均衡。对“多样化产品工艺研发”的重视程度较低，局限了大生产技术的市场开拓能力，不利于产业规模的快速扩大；国产装备及材料的产业化依然偏弱、偏慢；国内制造业缺乏对前瞻性技术创新研究和布局的能力，产学研未能有效协作，未发挥体制优势推动技术引领。为解决以上瓶颈，他认为，急需上下游的垂直整合，跨界联盟，重点突破。平台牵头，系统整合，势在必行！

无锡华润上华科技有限公司苏巍副总经理做了《半导体集成电路工艺介绍》的培训报告。苏巍副总经理从八大模块：光刻工程、干法腐蚀、炉管与扩散、化学气相淀积、物理气相淀积、离子注入、化学机械研磨、湿法清洗与腐蚀进行了详细讲解。

他指出，光刻工艺是转换图形的过程，其类似于摄像过程；干法刻蚀工艺就是在低压力下，在反应腔内通入刻蚀气体、加上高频高电压、产生辉光放电、利用气体分子或其产生的活性自由基，对圆片上的膜同时进行物理式撞击腐蚀及化学反应，来移除欲刻蚀部分，被刻蚀掉的物质变成挥发性的气体，经抽气系统抽离，从而得到需要的图形；扩散炉管工艺是通过控制一定的温度，通入适当的气

体，通过常压氧化或者低压沉积的方式，得到所需要的膜或者达到退火效果最终满足各个半导体器件的制作要求；化学气相淀积（CVD）工艺是对硅片上在外部提供的能量下，通过化学反应的方法生长一层薄膜的过程；物理气相沉积工艺是在圆片上通过物理反应的方法生长一层薄膜的过程；离子注入工艺是使待掺杂的原子（或分子）电离成离子，再以一定的能量跟剂量注入到圆片中。化学机械研磨是利用在表面布满研磨颗粒的研磨垫，对表面凹凸不平的晶圆表面，借由化学助剂的辅助，以化学反应和机械式研磨等双重的加工动作，来进行表面平坦化的处理；湿法清洗是指将硅片表面处理干净，保证电路的性能、质量及可靠性。

中芯国际北方集成电路创新中心经理刘庆修做了《物料质量管控介绍》的报告。他强调，半导体的质量无小事，对原物料质量重要性、新物料质量评估流程、质量管控手法等都进行了详细的介绍。

鲁瑾常务副秘书长对大会进行了总结发言。她指出，目前国内集成电路产业链最薄弱的环节在于材料和装备，希望国内各个材料企业在了解集成电路生产工艺流程、各环节所需关键材料、下游芯片厂商对材料的质量要求、验证流程充分了解的基础上，有针对性地不断努力，把整个集成电路产业链做到安全保障。

本次大会得到了常州强力电子新材料股份有限公司的大力支持，会议现场气氛活跃，代表们普遍表示受益良多，对会议安排给予了高度评价。

【行业要闻】

关东电化在中国设立生产据点

日本关东电化工业（関東電化工業株式会社）近日召开董事会。中国政府近年来多次出台半导体和液晶显示产业的重要扶持政策，未来中国半导体市场的前景十分理想，基于此，关东电化决定出资约 2 亿日元（1200 万人民币）在中国设立生产据点。用于满足半导体、液晶所用特殊气体在中国日益增长的需求，预计新厂将于 2021 年投入生产。这是继在韩国设立海外生产基地之后，日本关东电化与中国企业合资建立的重要的半导体特种气体生产公司。

关东电化工业株式会社，是日本老牌的含氟气体制造商，在国际享有较高的知名度。随着上世纪 90 年代中期半导体行业的快速发展，关东电化推出了一系列用于半导体制造的含氟特种气体，比如四氟化碳、六氟-1,3-丁二烯等蚀刻气体，

三氟化氮、六氟乙烷和三氟化氯等清洁气体，以及六氟化钨等气相沉积气体。

华星光电第一条 11 代线投产，第二条 11 代线开工建设

11 月 14 日，投资 463 亿元的华星光电第 11 代 TFT—LCD 及 AMOLED 新型显示器件生产线建设项目（简称 t6 项目）投产，同时，投资 426.8 亿元的华星光电深圳第二条 11 代液晶面板生产线（简称 t7 项目）开工建设。

华星光电 t6 项目于 2016 年年底开工，主要生产 43、65、75 英寸液晶显示屏及超大型公共显示屏，设计产能为每月 9 万张基板；t7 项目主要生产 65、75、85 英寸的 8K 超高清显示屏及 65、75 英寸的 OLED 显示屏，设计产能为每月 10.5 万张基板，计划 2020 年底投产，2021 年量产。两条产线项目计划总投资约 891.83 亿元。

据测算，随着华星光电 t6 项目和 t7 项目建成达产，华星光电在大尺寸产品上的行业市占率将提升至全球前三，产能面积占有率达到 14%，仅次于 LGD 及 BOE。

另外，据现场华星光电内部人员透露，武汉华星光电第 6 代 LTPS（低温多晶硅）显示面板生产线项目（t3）目前已经实现满产。据悉，t3 项目总投资 160 亿元，设计产能为 3 万大片/月，采用 Fine Pixel（鹰眼）、IEST（智能节电）、CPLP（圆偏光）、低蓝光等自主研发的技术，主要生产 3”~12”、400 PPI 以上高端智能手机或移动 PC 显示面板。项目于 2014 年 9 月 16 日开工建设，仅用 10 个月的时间完成主体厂房及所有配套设施共计 44 万平米建筑封顶，刷新业内同等规模项目建设记录。目前项目进展顺利，项目满产后，将实现年产中小尺寸显示面板或模组约 8800 万片，产值超百亿元。

对于明年的新线投产情况，TCL 表示 2018~2020 年，华星光电、京东方以及夏普广州几条大世代线陆续实现量产，产能将有所增加。但是考虑到已有外资厂商在供给端做出结构性调整，明确将逐步收缩 LCD 业务，将现有工厂和产线改做其他业务，再加上大尺寸化的持续发展，以及显示面板的运用领域越来越广泛，长期来看未来面板行业的供需情况基本是处于平衡状态。

多氟多获批设立“国家博士后科研工作站”

日前，经国家人力资源社会保障部、全国博士后管委会联合发文(人社部函

[2018]127号)批准全国 399 个单位设立博士后科研工作站，多氟多化工股份有限公司历经半年的严格审核、筛选、专家评议、来司考察等环节后获批设立“国家博士后科研工作站”。工作站的获批，对企业的科技创新发展有着重大推动，更是进一步培养和引进高层次科研和经营管理人才，增强公司的竞争能力和创新能力。

多氟多公司加强以创新能力建设为重点，工作业绩为支撑的高层次人才队伍建设，打造“职称+技能”双晋升通道，培养和造就了一批具有国家级和省级的高水平科技领军人才和工程师。目前，公司已和中科院过程所、清华大学、郑州大学等众多高校、科研机构建立紧密的合作伙伴关系，在一定程度上保障了博士后工作站的人才源。而公司先后组建“国家认定企业技术中心”、“国家认可实验室”等研发平台，在研发、试验、测试和生产等方面也为博士后工作站创造了良好的运行环境。

积极布局光刻胶领域，广信材料与台湾廣至携手开发新产品线

为丰富公司产品线，提升产品竞争力和附加值，增强公司整体抗风险能力，广信材料 11 月 26 日晚间发布公告称，公司于 2018 年 11 月 25 日与廣至新材料有限公司(中国台湾企业，下简称“台湾廣至”)签订《技术委托开发合同》，委托台湾廣至研究开发“印刷电路板柔性基板用等用途的紫外光型正型光刻胶”技术项目。

公告显示，合同技术开发项目为可应用于印刷电路板柔性基板、LCD 及 LED 显示面板、半导体元器件等领域的高分辨率紫外光型正型光刻胶，产品可以使用水性显影液显影。项目研究开发经费由广信材料提供，总金额为人民币 800 万元。台湾廣至根据每个具体产品项目计划安排进度，产品具体交付时间至 2021 年 10 月 30 日止。具体项目产品设计开发需达到行业通行标准及公司验收要求，利用相关技术生产出来的产品性能及质量可满足公司客户的实际使用需求。

此次与台湾廣至建立互惠互利、共同发展的合作关系，开发紫外光型正型光刻胶产品有利于进一步提高公司核心竞争力，符合公司的战略布局，有利于公司的长远发展。此外，合同的签订不会对公司的独立性造成影响，公司不会因为履行本合同对对方形成技术依赖。

【发展动态】

2018 年 1-10 月我国集成电路进口情况

据海关总署统计，2018 年 1-10 月，我国集成电路进口累计数量为 3543.1 亿个，比去年同期增长 14.2%，金额为 2659.71 亿美元，比去年同期增长 27.7 %。

【产业分析】

Bulk CMOS/FD-SOI/FinFET 22nm 工艺大战在即，代工厂如何站队

各大晶圆厂积极寻求差异化，BulkCMOS、FD-SOI 和 FinFET 随时待命，不过问题在于，在 28nm 之后，芯片制造商将走向何方？

一两年后，各大晶圆厂推出了新的 22nm 工艺，现在他们正在加紧准备量产并打算较量一番。

格罗方德、英特尔、台积电和联华电子正在开发 22nm 工艺或扩大他们在 22nm 上的战果，一系列迹象表明，该节点可以在汽车、物联网和无线通信等应用上揽下大量业务，产生大量营收。不过，因为各大代工厂提供的 22nm 工艺有诸多差别，代工厂的客户们需要面临一些艰难选择，而且，有的工艺并没有完整的 EDA 工具或 IP 的支持。

尽管如此，出于多种原因，代工厂们并没有放缓推动 22nm 工艺的步伐。首先，历经多年增长之后，28nm 工艺首度面临增长放缓和产能过剩的困扰，在这种背景之下，制造商们将目光投向 22nm，寄望它可以接力 28nm，产生大量新营收。




图 1 FinFET 与 Planar

此外，22nm 给代工客户提供了新的选择。目前，许多使用 28nm 及更高工艺尺寸的客户正在考虑转向 16nm / 14nm 和更低尺寸的工艺，但是由于这些先进工艺仅限于 FinFET 晶体管，其成本比传统的平面晶体管更高昂。

所以，对于现在使用 28nm 及更高工艺尺寸的代工客户而言，22nm 是一个很有吸引力的选项。它不仅可以提供比 28nm 更优异的性能，还比 16nm / 14nm 和更低工艺尺寸的 FinFET 便宜。

但是，各个代工厂提供的 22nm 工艺可能大不相同。现在的 22nm 技术主要有三种版本：

台积电和联华电子正在开发 22nm 平面体 CMOS 工艺。

格罗方德正准备量产 22nm 平面 FD-SOI 技术。

英特尔推出的是低功耗 22nm FinFET 技术。

除此之外，还有三星正在开发的一种 18nm 平面 FD-SOI 技术，不管是 22nm 还是 18nm，他们面向的都是同样的客户群体，这意味着代工厂在 22nm 上的大战一触即发。

“22nm 会成为下一个广受欢迎的成熟节点吗？我认为是的，” Arm 物理设计事业部营销副总裁 Kelvin Low 表示，他也是代工行业的资深专家，“我并不认为市场上最终只有一个赢家，因为客户们的设计考虑各不相同，这些 22nm 技术都能找到自己的用武之地。”

当然，22nm 和 18nm 并不适用于所有应用。就像之前那样，客户可以选择停留在 28nm 或更老的工艺上，也可以跳过 22nm 和 18nm，直接采用 16 / 14nm

和更先进的工艺。工艺选择取决于应用类型，还要考虑功耗、性能、面积、交付时间、成本等传统指标。

BulkCMOS

现在，有的人把 22nm 视为一个独立市场区段，但是有的人则认为 22nm 可以被归到 28nm 这个大类里面。

国际商业战略（IBS）是一家研究公司，它把 28nm、22nm、20nm 和 18nm 这四个节点归为同一类。根据 IBS 的预测，2018 年这类工艺的市场规模将达到 115 亿美元，同比 2017 年下降 2.8%，22nm 市场 2019 年预计仅增长 0.6%，但随后将开始自己波澜壮阔的增长步伐。

在这个大类中，28nm 体量最大，根据 IBS 的统计数据，2017 年 28nm 晶圆代工市场规模达 100 亿美元，2018 年持平，并受到了产能过剩的困扰。一方面，有一部分 28nm 客户正在向更高级的工艺节点迁移，带走了一部分业务，另一方面，中国正在大张旗鼓地建设更多 28nm 晶圆产能，更加加剧了这个市场的困境。

对 28nm 而言更加雪上加霜的是，22nm 将开始蚕食 28nm 工艺的市场。“2018 年，22nm 的晶圆代工体量仅为 28nm 的十分之一，”IBS 首席执行官 Handel Jones 说。“根据我们的推断，随着时间的推移，22nm 将成为下一个大块头节点。”

在 22nm 上，平面型 BulkCMOS、FD-SOI 和 finFET 是众所周知的三种主要技术选项，其中，BulkCMOS 多年来一直都是芯片产业的中流砥柱，因此也更广为人熟知。CMOS 可以被用在平面型和 finFET 晶体管上，而 FD-SOI 使用专用的绝缘体上硅晶片，其在衬底中包含薄绝缘层。

这三种技术各有优劣。其中，BulkCMOS 成本最低，但是 2DCMOS 晶体管最容易漏电，这也是 finFET 横空出世的主要原因之一。芯片制造商可以通过控制漏电提高时钟频率，但是速度和动态功率密度必须相平衡。FD-SOI 使用平面型工艺，增加了体偏置来控制漏电和功耗，并取得了和时钟频率的平衡。但是，他们的缺点是都比 BulkCMOS 更昂贵。

所有这些 22nm 工艺都旨在赢得无需多重图案化工艺步骤的新业务，多重图案化不仅耗时，而且会增加成本，28nm 有效地平衡了应用的性能和成本，因此，自 2011 年推出以来迅速成为许多先进 IC 设计的最佳选择。

根据 IBS 的数据，28nm 平面型器件的平均设计成本为 5130 万美元，而 16

/ 14nm 芯片的平均设计成本则为 1.063 亿美元。因此，尽管格罗方德、台积电、UMC 和其它公司提供了更先进的 16 / 14nmfinFET，大多数设计仍然坚持使用更老旧的节点。




图 2 IC 设计成本增加

“当你使用 finFET 时，掩膜和设计成本都会大幅增加，” IBS 的 Jones 说。“FinFET 对数字电路很友好，但是很难用它做射频，混合信号也是一个挑战。”

FinFET 是高性能应用的理想选择，但这种工艺在其他方面受到一些限制，比如它很难集成 RF 和模拟电路。所以，为了填补这种市场空白，各大代工厂开始开发 22nm。对于那些需要比 28nm 性能更高，但是不需要或者不能承受 16 / 14nm 或更先进工艺的高成本的客户而言，22nm 提供了一个很好的中间选择。

22nm 是物联网、混合信号和射频器件的理想选择。IBS 声称，22nm 比 16nm / 14nm 更便宜，22nm 器件的平均 IC 设计成本为 7030 万美元，介于 28nm 和 16 / 14nm 之间。

联华电子营销总监 JohnChen 表示，“我们预计 22nm 的生命周期将会很长，而且产量客观。客户不需要直接从 28nm 迁移到 14nmfinFET，22nm 提供了一个极具吸引力的超低漏电工艺选项，以供客户从现有的 28nm 设计中迁移过来。在掩膜和设计成本上，22nm 也优于 14nm。”

对于那些采用 65nm、55nm 和 40nm 设计的芯片制造商而言，22nm 提供了相对轻松的升级途径，这些设计对成本敏感。“当这波老工艺的产品迁移到下一个节点时，将会对 22nm 产生很大的推动作用，” Arm 的 Low 说。“当成本合

适、IP 可用时，22nm 市场将会真正爆发。”

在这些 22nm 技术中，台积电和联华电子开发的平面型 BulkCMOS 基本上是 28nm 平面型 BulkCMOS 技术的缩小版。与 28nm 一样，它采用高 k / 金属栅极、铜互连和低 k 电介质。

这种缩放方案有优点也有缺点。好的方面是，它是从 28nm 直接缩放而来，芯片制造商可以继承使用相同的设备和工艺流程。坏的方面则是，当工艺尺寸接近 20nm 时，Bulk 技术会受到短沟道效应的影响，它会降低器件中的亚阈值斜率或关断特性。

在传统晶体管中，栅极下方的沟道区域耗尽了移动电荷，使掺杂剂原子离子化。“阈值电压是由这些原子中的电荷和栅极功函数决定的。耗尽区的深度控制静电泄露特性。耗尽区域下方是带有大量移动载体的中性硅。”IBM 的半导体专家 TerryHook 解释道。

但随着工艺尺寸的降低，BulkCMOS 晶体管容易出现被称为随机掺杂剂波动的现象。简单来说，这会引入通道中掺杂剂原子的变化。结果，BulkCMOS 晶体管的执行可以偏离其标称行为，并且还可以在阈值电压方面产生随机差异。

“Bulk 平面晶体管技术受到大量随机掺杂剂波动的限制，掺杂剂波动的波动是先进节点晶体管不匹配和变化的主要原因。”格罗方德产品线管理高级主管 JamieSchaeffer 在最近的一段视频中说。

解决掺杂剂波动问题的一种方法是转向完全耗尽型晶体管类型，如 FD-SOI 和 finFET。“在 finFET 和 FD-SOI 中，沟道掺杂剂的波动问题基本不存在，晶体管可以一次性进行匹配。”芯片专家 Hook 说。

不过，台积电和联华电子这两家代工厂商决定将 BulkCMOS 的极限推进到 22nm。尽管存在一些挑战，22nmBulkCMOS 也有很大优势。

“一些客户正在从 28nm 迁移到 22nm 上，以获得密度 / 速度 / 功耗上的提升。台积电预计将会有 20% 左右的 28nm 客户选择 22nm。”Gartner 分析师 SamuelWang 表示。“FD-SOI 适用于低功耗的利基型应用。22nmbulk 是广受欢迎的 28nm 的缩小版本，大多数设计人员已经习惯了 28nm 的设计方法，而且拥有更广泛的物理 IP。”

与此同时，台积电最近公布了其先前宣布的 22nm 技术的更多细节，该技术

涉及两个工艺平台。第一种工艺是 22nm 超低功耗（ULP），适用于需要更高性能的低功耗应用，第二种工艺是 22nm 超低泄漏（ULL），适用于超低功耗器件。

“物联网和射频 / 模拟器件的应用领域非常广泛，”台积电研发副总裁 CliffHou 表示。“一项技术很难覆盖这两种应用，这也是为什么我们单独优化出两个工艺平台的原因。”

22nmULP 的工作电压为 0.8 至 0.9 伏，台积电透露了 22nmULL 的新规格，其工作电压为 0.6 伏，该版本将于 2019 年 4 月上市。

除技术规格外，代工厂的客户们还必须检查对一项工艺是否存在 EDA 工具和 IP 支持。由于有些代工厂在 22nm 上会提供比其它代工厂更多的 EDA / IP 支持，这让客户们的选择更加棘手了。

代工厂依赖第三方 EDA 工具。对于一项给定的工艺，代工厂开发了一些自己的 IP，但它们也依赖于第三方 IP。EDA 供应商和 IP 技术的可选择范围很广。不过，台积电在 22nm 上开发的一个主要 IP 标志着它的 22nm 工艺可以用在嵌入式 MRAM 和电阻 RAM 器件上。

嵌入式存储器集成在微控制器（MCU）中。MCU 使用 NorFlash 闪存用于嵌入式存储器应用，例如代码存储。

然而，NorFlash 很难扩展到 28nm 以下，这就催生了 MRAM 和 RRAM 这样的下一代存储器技术。这些新的存储器类型既能达到 SRAM 的速度，又实现了闪存的非易失性以及无限的耐用性。

尽管如此，Microchip 仍然计划将其名为 SuperFlash 的嵌入式闪存技术扩展至 22nm。“当我们在 28nm 工艺上验证了 SuperFlash 技术，我们就将它迁移到 FD-SOI 和 / 或 22nm 技术上，” Microchip 的子公司 SiliconStorageTechnology（SST）营销总监 VipinTiwari 表示。“由于 22nm 是 28nm 的缩小节点，因此，只要 SuperFlash 在 28nm 上得到成功应用，它就很可能在 22nm 节点上找到用武之地。eMRAM 和 SuperFlash 技术可以共存，具体取决于最终应用。”

另外，在第三方 IP 方面，Arm 已经为台积电的 22nm 工艺开发了标准单元库、通用 IO 和存储器编译器等物理 IP。

在 EDA 方面，大型 EDA 供应商也支持台积电的 22nm 技术。西门子子公司 Mentor 公司产品营销总监 MichaelWhite 说：“因为各个代工厂的 22nm 工艺在

光刻的实现方式和能提供多少 DFM 支持上存

在细微差别，我们对它们的支持工具也有所不同。需要重点注意的是，由于 22nm 是一个新的节点变体，golden 签核和后续工具可能始终存在滞后风险和数量差异。无晶圆厂客户希望使用行业 golden 签核工具，要么就要在流片时承担更高的风险。”

联电也在开发 22nmbulkCMOS 工艺。“联电现在正在为自家的 22nm 工艺确定最终版本的客户规格，我们预计将在 2020 年将 22nm 投产，”联华电子的 Chen 说。“和 28nm 工艺相比，22nm 这个工艺节点对性能和功耗进行了优化，面积节约了 10%左右，超低功耗，支持 RF 和毫米波。联华电子的 22nm 平台将成为一种经济高效的解决方案，拓展了平面型高 k / 金属栅极技术的应用领域，可用在移动（5G 和其它无线标准）、物联网和汽车等行业。”

FD-SOI

格罗方德是最早发力 22nm 工艺的晶圆厂。三年前，格罗方德推出了 22nmFD-SOI 技术，后来，三星也开始提供 28nmFD-SOI，并正在研究 18nm 版本的 FD-SOI 工艺。

此外，格罗方德正在开发一种平面类型的 12nmFD-SOI，预计将在 2022 年上市。通常来讲，22nm 或 18nmFD-SOI 不会直接与 16nm / 14nm 展开竞争，它们服务于不同的目标市场，基本上不会有所重叠。

FD-SOI 使用一种专用的 SOI 晶圆，它在衬底中集成了一层薄薄的绝缘层（厚度在 20nm 到 25nm 之间），该绝缘层将晶体管 and 衬底相隔离，从而防止了器件中的漏电。

FD-SOI 也是一种平面完全耗尽型架构。“这就在基本上消除了掺杂剂的随机波动，从而改善了匹配、漏电以及相应的亚阈值斜率。”格罗方德的 Schaeffer 说。




图3 Bulk 与 FD-SOI

格罗方德的 22nmFD-SOI 技术被称为 22FDX，它在通道中集成了高 k / 金属栅极和硅锗。与 28nm 相比，它的性能提高了 30%，功耗降低了 45%。这项技术已经于 2017 年初通过了生产资格验证。

最近，格罗方德为其 22FDX 工艺增加了更多功能。“这项工艺在 sub-6GHzRF、毫米波、超低漏电、超低功耗方面都通过了验证。” Schaeffer 说。

FD-SOI 有两项特征很有吸引力—低功耗和体偏置。它可以在 0.8v 工作电压下实现 $910\mu A / \mu m$ ($856\mu A / \mu m$) 的低功耗，工作电压可以降到 0.4v。

“体偏置技术通过极化晶体管的背部栅极完全地动态控制晶体管的阈值电压 (V_{th})， V_{th} 是一个只能通过复杂的催化剂技术确定的参数，现在可以通过软件动态编程。” Soitec 产品营销经理 Manuel Sellier 说。“设计人员可以利用这个能力动态管理电路中的漏电，并有效补偿静态和动态变化(温度、电压和老化)，它可以实现 4—7 倍的能效提升。”

FD-SOI 还支持前向体偏置。根据意法半导体的说法，当衬底进行正向极化时，晶体管的开关速度可以更快。

但是，FD-SOI 也有三个明显的缺陷—成本、生态系统和采用率。多年来，FD-SOI 一直没有得到大规模应用，英特尔、台积电、联华电子等巨头从未使用过 FD-SOI 技术，它们声称 bulkCMOS 可以在更低的成本上制造高性能器件。比如，SOI 晶圆的售价为每片 370—400 美元，而 bulkCMOS 晶圆的售价仅为每片 100—120 美元。

不过，FD-SOI 可以降低掩膜数量，这可以在一定程度上补偿晶圆成本。根据 IBS 的数据，FD-SOI 的掩膜数量为 22—24 个，而具有可比性的 bulkCMOS 工艺的掩膜步骤达 27—29 个。

FD-SOI 也在缩小和 bulkCMOS 的综合差距。“我们现在正在考察 bulkCMOS 的限制，” IBS 的 Jones 说。“22nmFD-SOI 的晶体管成本比 22nmHKMG（高 k / 金属栅极）高出不到 5%，但是其功耗降低了 30%—50%，这种功耗优势对可穿戴设备和物联网设备非常重要。”

尽管如此，FD-SOI 社区在 EDA / IP 生态系统建设方面也落后于 bulkCMOS。“22nmFD-SOI 的 IP 生态系统当然也在加强，但 22nmHKMGbulkCMOS 的 IP 生态系统更加广泛。” Jones 说。

局面也许正在转变，Cadence、Mentor 和 Synopsys 已针对格罗方德的 FD-SOI 技术认证了各种 EDA 工具。

“FD-SOI 有一些其它工艺很难集成的独特 RF 功能。”Mentor 总裁兼首席执行官 WallyRhines 表示。

FD-SOI 也有一些其它的优势。“尽管 FinFET 几乎没有静态泄露，但是还有动态功率指标，FD-SOI 工艺的一个优点就体现在动态功率上。如果你可以将电压从 1v 降低到 0.6v，功耗就会降低 65%。FD-SOI 在动态改变功率和性能平衡上具有一定优势。” Rhines 说。

其它工艺选择

去年，英特尔推出了 22nmFinFET 技术的低功耗版本，但是英特尔自此就没了动静。不过，英特尔计划在即将举行的 IEDM 活动上，发表一篇关于 22nm 嵌入式 MRAM 技术的论文。

22nm 工艺动静不断，但目前尚不清楚它的市场到底有多大，也很难预测哪种技术会占上风。判断 22nm 市场会否成长为 28nm 那样的体量，还是只是一个利基市场仍然为时过早。显然，每种技术都会找到自己的市场位置，但是肯定有些技术会脱颖而出，赢得更大的市场。